



63CO/# 0400
03-13-01

500.39592X00

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s): T. KITAJIMA, ET AL.
Serial No.: 09 / 779,859
Filed: FEBRUARY 9, 2001
Title: "EMULATION SYSTEM AND METHOD"

LETTER CLAIMING RIGHT OF PRIORITY

Honorable Commissioner of
Patents and Trademarks
Washington, D.C. 20231

March 12, 2001

Sir:


Under the provisions of 35 USC 119 and 37 CFR 1.55, the applicant(s) hereby claim(s)
the right of priority based on:

Japanese Patent Application No. 2000 - 032335
Filed: February 9, 2000

A certified copy of said Japanese Patent Application is attached.

Respectfully submitted,

ANTONELLI, TERRY, STOUT & KRAUS, LLP



Carl I. Brundidge
Registration No. 29,621

CIB/rp
Attachment

日 本 国 特 許 庁
PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2000年 2月 9日

出 願 番 号
Application Number:

特願2000-032335


出 願 人
Applicant (s):

株式会社日立製作所
株式会社日立インフォメーションテクノロジー

2001年 2月23日

特 許 庁 長 官
Commissioner,
Patent Office

及 川 耕 造



出証番号 出証特2001-3009776

【書類名】 特許願

【整理番号】 KN1086

【提出日】 平成12年 2月 9日

【あて先】 特許庁長官殿

【国際特許分類】 G06F 17/50

【発明者】

【住所又は居所】 神奈川県秦野市堀山下1番地 株式会社 日立インフォメーションテクノロジー内

【氏名】 北島 享

【発明者】

【住所又は居所】 神奈川県秦野市堀山下1番地 株式会社 日立インフォメーションテクノロジー内

【氏名】 富田 広志

【特許出願人】

【識別番号】 000005108

【氏名又は名称】 株式会社 日立製作所

【特許出願人】

【識別番号】 000153454

【氏名又は名称】 株式会社 日立インフォメーションテクノロジー

【代理人】

【識別番号】 100078134

【弁理士】

【氏名又は名称】 武 顕次郎

【電話番号】 03-3591-8550

【手数料の表示】

【予納台帳番号】 006770

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1
【物件名】 要約書 1
【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 論理エミュレーションシステム

【特許請求の範囲】

【請求項 1】 多値論理による被検証論理に対する論理エミュレーションシステムにおいて、多値論理による被検証論理について、多値対応の論理を合成する論理合成手段と、自動配置、自動配線を行い、その情報をプログラム可能ゲート・アレイにマッピングする手段と、マッピング時に作成された多値論理エミュレーションプログラムにより多値対応論理エミュレーションを行う手段とを備えることを特徴とする論理エミュレーションシステム。

【請求項 2】 1つの論理ゲート演算を、1入力・1出力、1入力・多出力、多入力・1出力、または、多入力・多出力の前記プログラム可能ゲート・アレイのプログラム可能素子を1個または複数個用いて行うことにより、多値の論理演算を実現することを特徴とする請求項 1 記載の論理エミュレーションシステム。

【請求項 3】 前記プログラム可能ゲート・アレイは、1つの論理信号線を複数の物理信号線により実現することを特徴とする請求項 1 または 2 記載の論理エミュレーションシステム。

【請求項 4】 前記論理合成手段は、何値で論理合成するかが指定されることにより、その指定値に対応する論理合成を行うことを特徴とする請求項 1、2 または 3 記載の論理エミュレーションシステム。

【請求項 5】 前記論理合成手段は、多値対応論理合成用セルライブラリに格納された論理セルの情報をを用いて論理合成を行うことを特徴とする請求項 4 記載の論理エミュレーションシステム。

【請求項 6】 前記論理合成手段は、前記何値で論理合成するかの指定値により、論理回路内の論理信号線数を、 \log_2 (指定値)の切り上げ整数として算出して、それぞれを論理的に結線することを特徴とする請求項 4 または 5 記載の論理エミュレーションシステム。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、多値論理のエミュレーションをプログラム可能ゲート・アレイを用いて行う論理エミュレーションシステムに係り、特に、エミュレーション対象の論理回路における動作不良解析に用いて好適な論理エミュレーションシステムに関する。

【0002】

【従来の技術】

論理エミュレーションに関する従来技術として、FPGA（フィールド・プログラマブル・ゲート・アレイ）を使用する方法と、特開平09-101975号公報等に記載されたエミュレーション専用プロセッサを使用する方法とが知られている。これらの従来技術は、どちらの方法も、複数のプロセッサ（プログラム可能ゲート・アレイ）を基板上に相互接続した形で多数搭載して構成して行われるものである。

【0003】

プログラム可能ゲート・アレイは、主に多数の論理セルブロックと経路バスとにより構成され、論理セルブロックは、主に論理構成部と経路選択部とから構成されている。論理構成部は、主にルックアップテーブル、フリップフロップ、セレクタにより構成され、その出力は、経路選択部を通して経路バスへ接続されている。ルックアップテーブルは、主に多入力1出力で構成され、これを用いて任意の論理関数を実現している。

【0004】

【発明が解決しようとする課題】

前述した従来技術は、1論理値を1物理信号線（1ビット）により表現するため、論理値としては“0”または“1”の2値しか取り扱うことができず、3値以上の論理エミュレーションを行うことができないという問題点を有している。

【0005】

本発明の目的は、前述した従来技術の問題点を解決し、何値で論理エミュレーションを実施するかを事前に指定することにより、1論理値を（ $\log 2 < \text{指定値} >$ の切り上げ整数）で表される複数個の物理信号線で表現することにより、3

値以上の多値論理のエミュレーションを行うことを可能とした論理エミュレーションシステムを提供することにある。

【0006】

【課題を解決するための手段】

本発明によれば前記目的は、多値論理による被検証論理に対する論理エミュレーションシステムにおいて、多値論理による被検証論理について、多値対応の論理を合成する論理合成手段と、自動配置、自動配線を行い、その情報をプログラム可能ゲート・アレイにマッピングする手段と、マッピング時に作成された多値論理エミュレーションプログラムにより多値対応論理エミュレーションを行う手段とを備えることにより達成される。

【0007】

また、前記目的は、1つの論理ゲート演算を、1入力・1出力、1入力・多出力、多入力・1出力、または、多入力・多出力の前記プログラム可能ゲート・アレイのプログラム可能素子を1個または複数個用いて行うことにより、多値の論理演算を実現することにより達成される。

【0008】

また、前記目的は、前記プログラム可能ゲート・アレイが、1つの論理信号線を複数の物理信号線により実現することにより、また、何値で論理合成するかが指定されることにより、その指定値に対応する論理合成を行うことにより達成される。

【0009】

さらに、前記目的は、前記論理合成手段が、何値で論理合成するかの指定値と多値対応論理合成用セルライブラリに格納された論理セルの情報とを用いて論理合成を行うことにより、また、前記何値で論理合成するかの指定値により、論理回路内の論理信号線数を、 \log_2 (指定値)の切り上げ整数として算出して、それぞれを論理的に結線することにより達成される。

【0010】

【発明の実施の形態】

以下、本発明による論理エミュレーションシステムの一実施形態を図面により

詳細に説明する。

【0011】

図1は本発明の一実施形態による多値論理エミュレーションを行う論理エミュレーションシステムの機能構成を説明するブロック図、図2は多値対応論理合成処理部の機能構成を説明するブロック図、図3は多値対応論理コンパイル処理部の機能構成を説明するブロック図、図4は合成用ライブラリに格納されている複数種の論理セルの例について説明する図、図5は多値対応論理への合成について説明する図、図6は論理信号と物理信号との対応を示すテーブルの構成を説明する図、図7はプログラム可能ゲートアレイの構成を説明する図、図8はゲートアレイ内の論理セルブロックの構成を説明する図、図9はプログラム可能論理構成ユニットの構成を説明する図である。図1～図9において、100は論理エミュレーションシステム、101は多値対応論理合成処理部、102は多値対応論理コンパイル処理部、103は多値対応論理エミュレーション実行部、201は前処理、202はマッピング処理、203は信号線拡張化処理、210は値情報保持手段、211は論理回路情報ファイル、212は合成用ライブラリ、301は配置・配線処理、302はプログラミング・ワード生成処理、311は多値対応論理回路情報ファイル、501、502はライブラリセル、600はテーブル、701は論理セルブロック、801はプログラム可能論理構成ユニット、802はプログラム可能経路選択ユニット、803はプログラミングワード格納ユニット、904は真理値表である。

【0012】

本発明の一実施形態による多値論理エミュレーションを行う論理エミュレーションシステム100は、図1に示すように、多値対応論理合成処理部101と、多値対応論理コンパイル処理部102と、多値対応論理エミュレーション実行部103とを備えて構成されている。そして、これらの処理部101、102、実行部103が順番に処理を実行する。

【0013】

多値対応論理合成処理部101は、図2に示すように、前処理201と、マッピング処理202と、信号線拡張化処理203とにより構成されており、また、

これらの処理で使用する値情報保持手段210、論理回路情報ファイル211、合成用ライブラリ212を備えている。値情報保持手段210は、何値での論理合成を実施するかを示す値情報を保持している。論理回路情報ファイル211は、被論理エミュレーション回路の回路情報を格納しているファイルである。また、論理合成用ライブラリ212は、論理合成用セルライブラリが格納されているファイルである。

【0014】

多値対応論理合成処理部101における前処理201は、値情報保持手段210から値情報を読み込み、多値の1論理信号線を実現するために必要な物理信号線の数を求める。物理信号線数 n は、次の式1に示す関数を用いて算出することができる。

$$\text{物理信号線数 } n = \text{Log}_2 (\text{値情報}) \text{ の切り上げ整数} \quad \dots\dots (1)$$

例えば、4値の論理エミュレーション実施時に1論理信号線を実現するために必要な物理信号線数は、式1に示す算出式により、 $\text{Log}_2 4 = 2$ となり、1論理信号線を実現するのに2つの物理信号線が必要ということになる。

【0015】

マッピング処理202は、論理回路情報ファイル211を読み込み、多値論理合成用ライブラリ212を使用して多値対応論理合成を行う。多値論理合成用ライブラリ212には、図4に示すように、扱う論理信号が何値か指定値に対応する論理セルの情報が格納されており、図4にはその例として、AND演算を行う2値、4値、8値用ANDセルを示している。そして、このライブラリには、同一演算に対するピン数の異なる複数の論理セル群が、複数種の演算のための各演算用論理セル群として格納されている。

【0016】

マッピング処理202は、例えば、4値の論理合成であれば、多値論理合成用ライブラリ212から4値用ライブラリセル、例えば、AND4を取り出してマッピングする。また、マッピング処理202は、3値の論理合成であれば4値用セルライブラリ、5、6、7値の論理合成であれば8値用セルライブラリ、……というような最適にマッピングする機能を備えている。

【 0 0 1 7 】

多値合成用ライブラリ 2 1 2 には、全ライブラリセルのピン名称に接続信号を選択するための規則が格納されている。図 4 に示す例の場合、ピン名の最後の数字によって後述する信号線の拡張化处理により全信号線の接続が決定されることになる。

【 0 0 1 8 】

信号線拡張化处理 2 0 3 は、前処理 2 0 1 で算出した必要な物理信号線の数に合わせて論理信号線の数を拡張化する。拡張化のために複製する信号線の数は、1 論理信号線に対して（必要物理信号数 - 1）となる。そして、拡張化された論理信号線には、拡張化規則に沿った接続がなされる。

【 0 0 1 9 】

次に、図 5 を参照して 4 値論理合成の例を説明する。図 5 に示す例は、4 値の論理入力ポート A、B、C、論理出力ポート Z を有し、AND、OR がそれぞれ 1 つで構成される多値対応論理合成前の論理回路を信号線拡張化处理を行って合成する例である。また、この例での拡張化規則は、「合成前の信号を、信号名 + 拡張化追番で拡張化する。」であるとする。

【 0 0 2 0 】

図 5 に示す例の場合、多値論理合成前のポート A は、拡張化規則により合成後、ポート A 1、ポート A 2 の 2 つのポートに拡張化される。ポート B、ポート C、ポート Z も、前述と同様に、ポート B 1、B 2、ポート C 1、C 2、及び、ポート Z 1、Z 2 に拡張される。また、内部信号線 a、b、c、z、m も、それぞれ同様に 2 本の信号線に拡張化される。各ポートと内部信号線との接続も、前述の規則に従って行われる。例えば、ポート A 1 と接続される信号線は、内部信号 a 1 であり、ポート A 2 と接続される信号線は、内部信号 a 2 である。他のポート信号と内部信号との接続も同様である。

【 0 0 2 1 】

図 4 に示す合成用ライブラリ 2 1 2 における接続信号選択のための規則も前述に合わせれば、合成用ライブラリ 2 1 2 に含まれる多数のライブラリセルのピンと内部信号との接続も同様となる。この結果、図 5 に示す多値対応論理合成前の

論理回路は、その右側に多値対応論理合成後の論理回路として示すように、4 値のANDライブラリセル501と、4 値のORライブラリセル502とにより構成したものとなる、そして、例えば、ライブラリセル501のピンin11は内部信号a1と、ピンin12は内部信号a2と接続される。ライブラリセル502についても同様である。これにより、4 値論理エミュレーション実行可能なネットリストを作成することができる。

【0022】

図6に、前述した多重化処理で作成される多値論理合成前（論理信号）の信号と、論理合成後（物理信号）の信号との対応をテーブルとして示しており、以下、図6を参照して、論理信号と物理信号との対応について説明する。

【0023】

図6に示すテーブル600は、多値論理合成前の論理信号名称601、拡張後の物理信号名称602、種別603、属性604により構成される。論理信号名称601は、被エミュレーション回路における信号名称、物理信号名称は、拡張化処理により作成された信号名称、種別は、当該信号の配置情報、属性は、当該信号の入出力情報である。多値論理エミュレーションは、物理信号を用いて実施されるため、信号観測等の場合、この対応表を参照することにより物理信号名を論理信号名に変換する。

【0024】

さて、図1における多値対応論理コンパイル処理部102は、図3に示すように、配置・配線処理301と、プログラミングワード生成処理302とを実行するものであり、これらの処理のために、多値対応論理合成処理部101の信号線拡張化処理203から出力されたファイルである多値対応論理回路情報ファイル311を使用する。配置・配線処理301は、多値対応論理回路情報ファイル311を読み込んで、その情報によりプログラム可能ゲートアレイ内の接続を決定し、また、プログラミングワード生成処理302は、多値論理エミュレーションプログラムを作成する。

【0025】

プログラム可能ゲートアレイは、図7にその構成を示すように、プロセッサを

含む格子状に配置された多数の論理セルブロック 7 0 1 と、各々の論理セルブロック 7 0 1 の間に水平方向に設けられ、論理セルブロックと接続された水平配線ユニット 7 0 2 と、各々の論理セルブロック 7 0 1 の間に垂直方向に設けられ、論理セルブロックと接続された垂直配線ユニット 7 0 3 とにより構成されている。それぞれの論理セルブロック 7 0 1 は、1 論理信号線に対して n 個の物理信号線を有する。物理信号線数 n は、多値論理合成時に算出されている。水平配線ユニット 7 0 2 及び垂直配線ユニット 7 0 3 も、前述と同様に 1 論理信号線に対して n 個の物理信号線を有する。論理セルブロック 7 0 1 と水平配線ユニット 7 0 2 及び垂直配線ユニット 7 0 3 との接続は、対応する物理信号線同士を配線することにより行われる。

【 0 0 2 6 】

論理セルブロックは、図 8 に示すように、プログラム可能論理構成ユニット 8 0 1 と、プログラム可能経路選択ユニット 8 0 2 と、プログラミングワード格納ユニット 8 0 3 とにより構成される。プログラミングワード格納ユニット 8 0 3 に格納されたプログラミングワードにより、プログラム可能論理構成ユニット 8 0 1 とプログラム可能経路選択ユニット 8 0 2 とが結合され、論理セルブロック間の適切な接続が行われる。

【 0 0 2 7 】

プログラム可能論理構成ユニット 8 0 1 は、図 9 に示すように、概略的にはプログラム可能素子（一般的には、4 入力 1 出力のルックアップテーブル）により構成される。プログラム可能素子（LUT）は、1 個あるいは複数個の使用が可能であり、これにより様々な演算を実行することが可能となる。図示例では、2 つのプログラム可能素子（LUT）9 0 2、5 0 3 によりプログラム可能論理構成ユニット 8 0 1 が作られていること、プログラム可能素子に真理値表 9 0 4 のデータが書き込まれることを示している。これらの 2 つのプログラム可能素子への値の書き込みは、基本的にはプログラミングワード格納ユニットからの真理値表のロードにより行うことができる。例えば、4 値 AND 演算の場合、まず、プログラミングワードに記述された 4 値 AND の真理値表 9 0 4 の出力部 9 0 5 のテーブルをプログラム可能素子 9 0 2 に、また出力部 9 0 6 のテーブルをプログ

ラム可能素子 9 0 3 に格納する。実際の演算は、入力値 A 0、A 1、B 0、B 1 の組み合わせにより得られるアドレスによりプログラム可能素子を参照して実行される。

【 0 0 2 8 】

図 1 に戻って、多値論理エミュレーション実行部 1 0 3 は、前述までの処理により作成された多値論理エミュレーションプログラムを、ホストコンピュータを用いて論理エミュレーション装置にロードすることにより、多値論理エミュレーションを実行させる。

【 0 0 2 9 】

前述した本発明の実施形態によれば、多値論理のエミュレーションを行う値を指定し、この値によって対応する物理信号線数を算出し、それを考慮した論理合成処理を行うことができ、その結果を用いることにより、指定値を考慮したプログラム可能ゲートアレイへの割り当てが可能となる。本発明の実施形態は、これらによって多値論理エミュレーションを容易に実施することができる。

【 0 0 3 0 】

【発明の効果】

以上説明したように本発明によれば、何値で論理エミュレーションを実施するかを事前に指定することにより、1 論理値を複数個の物理信号線で表現することにより、3 値以上の多値論理のエミュレーションを行うことができる。

【図面の簡単な説明】

【図 1】

本発明の一実施形態による多値論理エミュレーションを行う論理エミュレーションシステムの機能構成を説明するブロック図である。

【図 2】

多値対応論理合成処理部の機能構成を説明するブロック図である。

【図 3】

多値対応論理コンパイル処理部の機能構成を説明するブロック図である。

【図 4】

合成用ライブラリに格納されている複数種の論理セルの例について説明する図

である。

【図 5】

多値対応論理への合成について説明する図である。

【図 6】

論理信号と物理信号との対応を示すテーブルの構成を説明する図である。

【図 7】

プログラム可能ゲートアレイの構成を説明する図である。

【図 8】

ゲートアレイ内の論理セルブロックの構成を説明する図である。

【図 9】

プログラム可能論理構成ユニットの構成を説明する図である。


【符号の説明】

- 1 0 0 論理エミュレーションシステム
- 1 0 1 多値対応論理合成処理部
- 1 0 2 多値対応論理コンパイル処理部
- 1 0 3 多値対応論理エミュレーション実行部
- 2 0 1 前処理
- 2 0 2 マッピング処理
- 2 0 3 信号線拡張化处理
- 2 1 0 値情報保持手段
- 2 1 1 論理回路情報ファイル
- 2 1 2 合成用ライブラリ
- 3 0 1 配置・配線処理
- 3 0 2 プログラミング・ワード生成処理
- 3 1 1 多値対応論理回路情報ファイル
- 5 0 1、5 0 2 ライブラリセル
- 6 0 0 テーブル
- 7 0 1 論理セルブロック
- 8 0 1 プログラム可能論理構成ユニット


- 8 0 2 プログラム可能経路選択ユニット
- 8 0 3 プログラミングワード格納ユニット
- 9 0 4 真理値表

【書類名】 図面


【図 1】




【図 2】




【図 3】



【図 4】



【図 5】



【図 6】

図 6

論理信号	物理信号	種別	属性
A	A1,A2	ポート	IN
B	B1,B2	ポート	IN
C	C1,C2	ポート	IN
Z	Z1,Z2	ポート	OUT
a	a1,a2	内部	—
b	b1,b2	内部	—
c	c1,c2	内部	—
z	z1,z2	内部	—
m	m1,m2	内部	—

600

【図 7】






図 7

【図 8】



【図 9】



【書類名】 要約書

【要約】

【課題】 多値の論理値を複数の物理信号で表現することにより、多値対応論理エミュレーションを実現可能とする。

【解決手段】 何値で論理エミュレーションを実施するかを指定することにより、論理値を複数 ($\log 2 < \text{指定値} >$ の切り上げ整数) の物理信号で表現し、多値対応論理合成及び自動配置・自動配線を行い、その情報をプログラム可能ゲート・アレイにマッピングすることにより、多値論理エミュレーションを実行可能とする。

【選択図】 図 8

出 願 人 履 歴 情 報

識別番号 [000005108]

1. 変更年月日 1990年 8月31日
[変更理由] 新規登録
住 所 東京都千代田区神田駿河台4丁目6番地
氏 名 株式会社日立製作所

出 願 人 履 歴 情 報

識別番号

[000153454]

1. 変更年月日 1999年 8月25日

[変更理由] 住所変更

住 所 神奈川県足柄上郡中井町境456番地

氏 名 株式会社日立インフォメーションテクノロジー

